1. Señal lista: El 8086 utiliza la señal 'Ready` para determinar si la memoria o periférico está listo para proporcionar datos o aceptar datos. Esta señal es una entrada al 8086.
2. Tiempo de respuesta de memoria/periférica: Cuando el 8086 inicia un acceso a la memoria (lea o escriba), envía la dirección y las señales de control. La memoria o periférica que recibe esta solicitud lleva una cierta cantidad de tiempo para responder. Esta vez depende de su velocidad (tiempo de acceso).
3. Ready =0 (no listo): Si la memoria/periférica no está lista para responder dentro del tiempo que el 8086 espera (determinado por su reloj interno), afirma la línea 'Ready` baja (`Ready` =0).
4. Inserción de estado de espera: El 8086 monitorea la línea 'Ready`. Cuando ve `Ready` =0, inserta un estado de espera. Esto significa que el 8086 suspende su operación y esencialmente espera el siguiente ciclo de reloj. La dirección y las señales de control se mantienen estables durante este estado de espera.
5. Ready =1 (Ready): Cuando la memoria/periférica finalmente se prepara, afirma la línea 'Ready` alta (' Ready` =1).
6. Operación de currículum: Al ver 'Ready` =1, el 8086 reanuda su operación, completando el acceso a la memoria.
En esencia, un estado de espera es simplemente el 8086 restante en el mismo ciclo de bus hasta que la señal 'Ready` indica que la memoria/periférico está listo. Se pueden insertar múltiples estados de espera si la memoria/periférico requiere más tiempo para responder. El número de estados de espera se determina por cuánto tiempo la señal 'Ready` permanece baja.
Cómo se implementa:
El mecanismo de estado de espera generalmente se implementa externo al 8086, generalmente utilizando circuitos externos. Este circuito monitorea el tiempo de acceso de la memoria y genera la señal 'Ready` en consecuencia. A veces esto se hace usando un chip de generador de estado de espera. Esto permite al diseñador del sistema ajustar el número de estados de espera necesarios en función de la velocidad de la memoria utilizada. Una memoria más rápida requeriría menos estados de espera, mientras que la memoria más lenta requeriría más.
En resumen, el estado de espera no es una parte intrínseca del conjunto de instrucciones 8086, sino más bien un mecanismo para sincronizar la operación de la CPU con dispositivos externos más lentos utilizando la señal externa 'Ready`.