Cómo crear un pulso Retraso en Verilog

Verilog , un lenguaje descriptor de hardware que se utiliza para generar circuitos digitales para chips programables , se puede utilizar para escribir el código que describe circuitos digitales , simular el comportamiento del circuito y hardware programa. Un buen ejemplo de un circuito de Verilog simple es uno que crea un pulso después de un breve retardo . Usted puede escribir un programa Verilog que logra esto con unas pocas líneas de código sin ningún tipo de experiencia previa en programación . Cosas que necesitará
Verilog entorno de desarrollo integrado ( IDE ) , como Altera Quartus II
Mostrar más instrucciones
1

Abra el IDE Verilog y crear un nuevo proyecto haciendo clic en " archivo", luego seleccione " Asistente para nuevo proyecto . " Aparecerá una ventana de creación del proyecto . Seleccione un nombre y directorio para este proyecto. Por ejemplo , se puede citar el proyecto " demora" y colocarlo en el directorio "C: . \\ Verilog Proyectos "

2 Pulse el botón " Siguiente" para pasar por el resto de las páginas, dejando todas las opciones a sus valores predeterminados. Pulse el botón " Finalizar" para crear el proyecto.
3

Seleccione " Archivo", luego "Nuevo" para abrir una ventana de creación del archivo. Seleccione "Archivo HDL Verilog " y pulse el botón "OK " para añadir un nuevo archivo Verilog al proyecto. Un archivo Verilog blanco aparece en la ventana principal del editor de texto.
4

Definir un nuevo "módulo" que tiene el mismo nombre que el proyecto . Este módulo albergará todo el código para el programa de impulso de retraso . Cuando se define un módulo, también puede definir algunos parámetros como las entradas y salidas . El módulo de retardo necesita dos parámetros : una señal de reloj y una salida para el impulso generado . Escribe lo siguiente para definir el módulo con estos parámetros :

retardo del módulo (reloj , pulso) ;
5

Definir dos señales : una señal de reloj de entrada y una señal de pulso de la salida . La señal de reloj se utiliza para contar una secuencia corta antes de enviar una señal de impulso a través de la salida. Esto le permite un tiempo de retardo basado en el número de transiciones de reloj que se producen . Escriba las siguientes definiciones :
señal de reloj de entrada

; pulso de salida ;
6

definir un registro que almacena el número actual de las transiciones de reloj que se han producido . Desde este registro se utiliza para contar el número de transiciones , un buen nombre para él es " contar ". Escriba el siguiente para definir e inicializar este registro :

reg conde inicial comenzará count = 0 ;
Página 7

Escriba la siguiente instrucción para realizar una secuencia de acciones con cada pulso de la señal de reloj :

siempre @ (reloj posedge )
8

Incremento de la " contar "registrar a uno con cada transición del reloj :
cuenta

< = count + 1 ;
9

prueba para ver si el " registro de recuento "es igual a 10 , o alguna otro valor arbitrario . Así es como se puede medir el tiempo su pulso demora. El pulso es emitida sólo después de un determinado número de transiciones del reloj . Si la frecuencia de reloj es de 10 ciclos por segundo , entonces se genera el pulso después de un retardo de un segundo . Usted puede probar la "cuenta " registrar usando un "if" , tales como las siguientes :

if ( cuenta == 10 )
10

Coloque un solo bit en el " pulso " señal mediante escrito de salida :

pulso < = 1'b1 ;
11

Termine" if " con la siguiente declaración :

final
12

final del módulo con la siguiente declaración :

endmodule
13

compilar y probar el circuito. Este circuito genera un pulso que tiene una duración de una única transición de reloj . El pulso se genera después de un retardo predeterminado , en este caso 10 transiciones de reloj . Puede cambiar este valor en tiempo de la generación de pulsos para que coincida con sus criterios .