Cómo utilizar Click entrada en Xilinx

Xilinx se refiere tanto a la empresa y los dispositivos de hardware y de software realizadas por la empresa . Xilinx hace de matriz de puertas programables fichas de campo ( FPGA ) que se pueden utilizar para una variedad de necesidades . Entradas de reloj son estructuras comunes de programación que proporcionan un pulso constante a un sistema de hardware o de software , tales como los utilizados en un semáforo de tráfico. Hay infinitas maneras de utilizar una entrada de reloj con chips FPGA , pero la clave está en definir el puerto de modo que se puede utilizar en el circuito y el diseño del programa . Cosas que necesitará
Xilinx FPGA pin diagrama
Mostrar más instrucciones
1

Sello la entrada de reloj en el programa con un identificador reconocible, como "CLK " o " C." Esto establece la forman además otros insumos o variables
2

Definir la entrada de reloj como un "puerto" específica con el código de la siguiente manera : ". ENTIDAD Ejemplo ISPORT ( CLK : eN std_logic ) ; END Ejemplo : " Esto dice el chip FGPA que" CLK CLK puerto lógico " a un lugar físico en" es un puerto lógico
3

Asignar el . " el dispositivo FGPA . Utilice el diagrama de la FGPA Xilinx utiliza para localizar el número de puerto de la entrada de reloj . El código siguiente es un ejemplo de asignación :; " . CLK " "NET " CLK "LOC =" P25 " " Esto asigna ubicación ( LOC ) el puerto 25 para