1. Capacitancia de la puerta (c_gate): La capacitancia intrínseca de la puerta misma. Esto depende del tamaño de la puerta (ancho y longitud de los transistores) y del proceso de fabricación. Los transistores más grandes tienen una mayor capacidad de puerta.
2. Capacitancia de drenaje/fuente (C_Drain, C_Source): La capacitancia entre las difusiones de drenaje/fuente y el sustrato. Esto está influenciado por el tamaño de las regiones de drenaje/fuente y la concentración de dopaje. Los transistores más grandes generalmente tienen mayores capacitancias de drenaje/fuente.
3. Capacitancia de interconexión (c_interconnect): La capacitancia de los cables de metal que conectan la puerta a otras puertas o a las almohadillas de entrada/salida. Esto depende en gran medida de la longitud y el ancho de los cables, el número de capas metálicas utilizadas y el material dieléctrico entre las capas. Este es a menudo el contribuyente dominante a la capacitancia de carga total, especialmente en circuitos integrados complejos.
4. Capacitancia de Miller: Esta es una capacitancia parasitaria relacionada con la retroalimentación entre la entrada y la salida de una puerta, particularmente importante en los inversores y amplificadores. Está significativamente amplificado por la ganancia del circuito y puede aumentar drásticamente la capacitancia de carga efectiva.
5. Capacitancia de unión (c_junction): La capacitancia asociada con las uniones P-N dentro de los transistores. Esto depende del voltaje de polarización inversa a través de las uniones.
6. Fanot: El número de puertas conectadas a la salida de una puerta dada. Cada puerta conectada agrega su capacitancia de entrada a la carga total. Un mayor faneo conduce a una capacitancia de carga significativamente mayor.
7. Longitud y enrutamiento del cable: El enrutamiento más largo y complejo de los cables de interconexión contribuye a una mayor capacitancia. Esto se ve exacerbado por el uso de cables más estrechos en nodos de proceso avanzados.
8. Tecnología de proceso: El proceso de fabricación afecta significativamente todas las capacitancias anteriores. Los transistores más pequeños en las tecnologías CMOS avanzadas generalmente tienen capacitancias más bajas individualmente, pero el aumento de la densidad y la complejidad de la interconexión pueden conducir a un aumento neto en la carga total.
9. Material de sustrato y grosor: El material y el grosor del sustrato influyen en las capacitancias parásitas.
En resumen, minimizar la carga de CMOS a menudo implica consideraciones de diseño cuidadosas como optimizar los tamaños de transistores, minimizar las longitudes de los cables y usar estrategias de enrutamiento eficientes y emplear técnicas de diseño de baja potencia. Las estimaciones precisas de las capacitancias de carga son cruciales para el análisis de tiempo adecuado y la optimización del circuito.